SJ/T 11702-2018 半导体集成电路 串行外设接口测试方法
标准名称：半导体集成电路 串行外设接口测试方法
发布日期：2018-02-09
实施日期：2018-04-01
标准编号：SJ/T 11702-2018
标准状态：现行(*非即时更新以实际为准)
标准格式：PDF电子版
简介
SJ/T 11702-2018 半导体集成电路 串行外设接口测试方法
标准编号：SJ/T 11702-2018
规范名称：半导体集成电路 串行外设接口测试方法
适用范围：
本标准规定了半导体集成电路串行外设接口测试方法。
本标准适用于半导体集成电路串行外设接口电特性及功能验证。
全国半导体器件标准化技术委员会集成电路分技术委员会
起草单位：中国电子技术标准化研究院、深圳市国微电子有限公司、北京兆易创新科技股份有限公司
批准发布部门：工业和信息化部行业分类信息传输、软件和信息技术服务业
*特别声明：资源收集自网络或用户上传，本网站所提供的电子文本仅供参考，请以正式出版物为准。电子文本仅供个人标准化学习、研究使用，不得复制、发行、汇编、翻译或网络传播等。如有侵权，请联系我们处理。